Publisher's Synopsis
Die Konstruktion und Modellierung des Testers reduziert die Fehlerrate und die Anzahl der Platinen mit Defekten. Außerdem ermöglicht es, die Zykluszeit jeder Platine konstant zu halten und mehr Platinen in einer reduzierten Zeit zu testen. Dazu haben wir zunächst das Problem dargestellt und Lösungsvorschläge gemacht, um die Anzahl der fehlerhaften Leiterplatten im Produktionsprozess an der SMT-Linie zu reduzieren. Dann, und nach einer Studie des Systems, wählten wir die Hardware aus, um die korrekte Funktion zu gewährleisten, die uns hilft, den Tester zu automatisieren.
