Delivery included to the United States

Mise En Oeuvre d'Une Architecture De Base 32 Bits RISC À Haute Performance

Mise En Oeuvre d'Une Architecture De Base 32 Bits RISC À Haute Performance

Paperback (18 Jul 2023) | French

Save $6.54

  • RRP $51.57
  • $45.03
Add to basket

Includes delivery to the United States

10+ copies available online - Usually dispatched within 7 days

Publisher's Synopsis

Ce livre traite de la conception d'un processeur RISC utilisant une architecture en pipeline. Le pipelining en 5 étapes est utilisé pour améliorer la vitesse des opérations. Les 5 étapes sont la récupération, le décodage, l'exécution, la mémoire et la réécriture. Le processus de conception comprend diverses techniques de faible consommation au niveau architectural, ce qui prouve que ces méthodes sont plus efficaces que les techniques de réduction de la consommation au niveau du back-end. Les processeurs embarqués à faible consommation sont utilisés dans une grande variété d'applications, notamment les voitures, les téléphones, les appareils photo numériques, les imprimantes et d'autres dispositifs de ce type. La raison de leur large utilisation est qu'ils sont petits, qu'ils n'occupent donc pas beaucoup d'espace et que leur fabrication est rentable. La faible consommation d'énergie permet de réduire la dissipation de chaleur, d'allonger la durée de vie de la batterie et d'augmenter la fiabilité de l'appareil.

Book information

ISBN: 9786206245544
Publisher: KS Omniscriptum Publishing
Imprint: Editions Notre Savoir
Pub date:
Language: French
Number of pages: 80
Weight: 127g
Height: 229mm
Width: 152mm
Spine width: 5mm