Delivery included to the United States

Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni

Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni

Paperback (18 Jul 2023) | Italian

Save $6.54

  • RRP $51.57
  • $45.03
Add to basket

Includes delivery to the United States

10+ copies available online - Usually dispatched within 7 days

Publisher's Synopsis

Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.

Book information

ISBN: 9786206245759
Publisher: KS Omniscriptum Publishing
Imprint: Edizioni Sapienza
Pub date:
Language: Italian
Number of pages: 80
Weight: 127g
Height: 229mm
Width: 152mm
Spine width: 5mm