Delivery included to the United States

Implementação De Uma Arquitectura De Núcleo RISC De 32 Bits De Elevado Desempenho

Implementação De Uma Arquitectura De Núcleo RISC De 32 Bits De Elevado Desempenho

Paperback (18 Jul 2023) | Portuguese

Save $6.54

  • RRP $51.57
  • $45.03
Add to basket

Includes delivery to the United States

10+ copies available online - Usually dispatched within 7 days

Publisher's Synopsis

Este livro trata da conceção de um processador RISC utilizando a arquitetura pipelined. O pipelining de 5 fases é utilizado para melhorar a velocidade da operação. As 5 fases são Fetch, Decode, Execute, Memory e Write Back. O processo de conceção inclui várias técnicas de baixo consumo de energia a nível arquitetónico, o que prova que este método é mais eficiente do que as técnicas de redução de baixo consumo de energia no back-end. Os processadores incorporados de baixo consumo são utilizados numa grande variedade de aplicações, incluindo automóveis, telefones, câmaras digitais, impressoras e outros dispositivos semelhantes. A razão da sua ampla utilização reside no facto de serem pequenos, pelo que não ocupam muita área de matriz e o seu fabrico é económico. O baixo consumo de energia ajuda a reduzir a dissipação de calor, prolonga a vida útil da bateria e aumenta a fiabilidade do dispositivo.

Book information

ISBN: 9786206245551
Publisher: KS Omniscriptum Publishing
Imprint: Edicoes Nosso Conhecimento
Pub date:
Language: Portuguese
Number of pages: 80
Weight: 127g
Height: 229mm
Width: 152mm
Spine width: 5mm